总线交换结构具有冲突检测的载波监听多路访问CSMA/CD采用随机访问和竞争技术,这种技术适用于总线拓扑结构网络;控制令牌方法除了用于环形网拓扑结构之外,也可用于总线网拓扑结构。它是按照所有站点共同理解和遵守的规则,从一个站点到另一个站点传递控制令牌,一个站点只有当它占有令牌时,才能发送数据帧,发送完帧之后,再把令牌传递给下一个站点。
中文名称 | 总线交换结构 |
---|
时槽环只适用于环形网的媒体控制访问,这种方法对每个节点预先安排一个特定的时间段,每个节点只能在时槽内传输数据。时槽环采用集中控制方式。
在时槽环媒体访问控制方法中,每个站点每次只能传送一个帧,若想要传送另一个帧,则首先必须释放前一帧所用的时槽,这种对环的访问方法体现了公平性。时槽环的优点是:①结构简单②节点间相互干扰少③可靠性高。时槽环的缺点是:①需要一个特定的监控站节点②由于绕环一周时间内每个站点只能占有一个时槽环,若某站点发送的数据较长要占用多个时槽,而此时环上只有该站点有数据要发送,则许多时槽都是空时槽③40位的时槽只能携带16位的数据,开销大、效率较低。
CSMA/CD总线的实现模型
IEEE 802.3是一个使用CSMA/CD媒体访问控制方法的局域网标准。
交换式快速以太网采用与传统10Mbps以太网相同的MAC层的媒体访问控制方法(CSMA/CD)。它的通信标准是IEEE 802.3u,它的包格式、包长度、差错检测和控制、信息管理和控制均与10BASE-T一致。交换式快速以太网能够以不同的速度运行,并能与不同的物理层接口。此外,交换器的种类繁多,用户使用不同的交换器可以组成用户需要的各种交换式快速以太网。
在数字通信系统中,数字处理器速度越来越高,总线瓶颈问题日益突出;同时单板的小系统集成度越来越高,并行总线布线复杂度过高等问题也日益突出。通过引入新的总线技术—RapidIO总线技术,来解决上述问题。RapidIO总线技术应用的关键在于其交换结构的设计,从交换模式、交换芯片、交换单元结构及配置方案等方面入手,设计出RapidIO总线的一种交换结构。从硬件和软件两个方面对采用该种结构的交换单元进行实现。
随着处理器运算能力的不断提高,处理器之间的数据传输交换成为了制约系统性能的关键因素之一,在采用SRIO总线的数字信号并行处理系统中,SRIO总线交换模块就显得很重要。为了满足对高速数据交换的需求,基于CPS1848芯片,采用高性能的电源模块和时钟模块,设计了一种SRIO总线交换模块。通过DSP与FPGA之间的数据传输实验,验证了SRIO交换模块进行数据传输的性能,并分析了实测值与理论值存在差异的原因,为高速信号处理平台的设计研制提供了技术支撑,也为信号处理方案设计提供了参考依据。