书 名 | 锁相环[PLL]电路设计与应用 | 作 者 | (日)远坂俊昭 |
---|---|---|---|
译 者 | 何希才 | ISBN | 9787030165282 |
页 数 | 281 | 定 价 | 33.00 |
出版社 | 科学出版社 | 出版时间 | 2006年1月1日 |
装 帧 | 精装 | 开 本 | 16 |
丛书名 | 图解实用电子技术丛书 |
《锁相环(PLL)电路设计与应用》是“图解实用电子技术丛书”之一。《锁相环(PLL)电路设计与应用》主要介绍锁相环(PLL)电路的设计与应用,内容包括PLL工作原理与电路构成、PLL电路的传输特性、PLL电路中环路滤波器的设计方法、PLL电路的测试与评价方法、PLL特性改善技术、实用的PLL频率合成器的设计与制作、可编程分频器的种类与工作原理以及电压控制振荡器等。
第1章 PLL工作原理与电路构成 1
(PLL与频率合成技术简介)
1.1 PLL电路的基本T作原理 1
1.1.1 PLL电路的三大组成部分 1
1.1.2 PLL的应用与频率合成器 3
1.1.3 PLL电路各部分工作波形 3
1.2 PLL电路以及频率合成器的构成 4
1.2.1 输出为输入N倍频的方法 4
1.2.2 输出为输入N/M倍频的方法(输入部分接入分频电路) 5
1.2.3 输出为输入N/M倍频的方法(输出部分接入分频电路) 5
1.2.4 输出为输入N×M倍频的方法(增设前置频率倍减器) 6
1.2.5 PLL电路与外差电路的组合方式(输出为(fin×N) fL) 7
1.2.6 PLL电路与DDS的组合方式 7
1.3 PLL频率合成器的信号纯正度 9
1.3.1 理想频率合成器的输出频谱(1根谱线) 9
1.3.2 振幅调制的噪声(AM噪声) 10
1.3.3 频率调制的噪声(FM噪声) 12
1.3.4 FM噪声的影响 14
1.4 PLL的其他应用 16
1.4.1 数字数据恢复为时钟的情况 16
【专栏】 dBc 18
1.4.2 频率-电压转换电路(FM解调电路) 19
1.4.3 电动机的转速控制电路 19
【专栏】 PLL电路的发明者Bellescize 20
附录A PLL电路中负反馈的应用 21
A.1 PLL电路与运算放大器电路的异同 2l
A.2 放大电路中学习的负反馈方式与特性 23
第2章 PLL电路的传输特性 31
(PLL电路的特性由环路滤波器决定)
2.1 PLL电路传输特性的理解 31
2.1.1 PLL电路各部分的传输特性 31
2.1.2 简单例题(时钟的50倍频电路) 33
2.1.3 传输特性的求法(除环路滤波器特性以外) 35
【专栏】 仿真使用SPICE非常方便 36
2.1.4 使用的环路滤波器的特性与PLL电路的传输特性 37
2.1.5 PLL电路中施加负反馈的效果 39
2.2 环路滤波器设计的基础知识 41
2.2.1 RC低通滤波器的特性 41
2.2.2 具有阶跃特性的RC低通滤波器 43
2.2.3 多级RC滤波器中增益与相位之间关系 44
2.2.4 普通的RC低通滤波器(使用滞后滤波器时环路特性不稳定) 46
2.2.5 使PLL特性稳定的滞后超前滤波器 47
第3章 PLL电路中环路滤波器的设计方法 51
(无源/有源环路滤波器的设计实例与验证)
3.1 无源环路滤波器的设计 51
3.1.1 滞后超前滤波器的伯德图 51
3.1.2 PLL电路与滞后超前滤波器组合的特性 53
3.1.3 分频系数的改变情况 56
3.1.4 根据规格化曲线图求出环路滤波器的常数(参照附录B) 57
3.2 10~100kHz PLL频率合成器中环路滤波器的设计 59
3.2.1 作为实验用频率合成器的概况 59
3.2.2 频率合成器传输特性的求法(除环路滤波器以外) 61
3.2.3 时间常数小、M=-10dB、相位裕量为60。的设计 61
3.2.4 时间常数中等、M=-20dB、相位裕量为50。的设计 64
3.2.5 时间常数大、M=-30dB、相位裕量为50。的设计 66
3.2.6 试做的频率合成器的输出波形 68
3.2.7 试做的频率合成器的输出频谱 70
3.2.8 锁相速度 72
3.3 有源环路滤波器 75
3.3.1 有源环路滤波器 75
3.3.2 2次有源环路滤波器的伯德图 75
3.3.3 3次有源环路滤波器 77
3.3.4 有源环路滤波器的噪声 79
3.3.5 根据规格化曲线图求出有源环路滤波器常数的方法80
3.4 25~50MHz PLL频率合成器中环路滤波器的设计 80
3.4.1 实际电路中设计的有源环路滤波器 80
3.4.2 使用规格化曲线图求出环路滤波器的常数 81
3.4.3 时间常数小、M=0dB、相位裕量为50。的设计 85
3.4.4 时间常数中等、M=-10dB、相位裕量为50。的设计 86
3.4.5 时间常数大、M=-20dB、相位裕量为50。的设计 88
3.4.6 试做的频率合成器的输出波形 89
3.4.7 试做的频率合成器的输出频谱 90
3.4.8 锁相速度 92
3.4.9 锁相速度的仿真 94
【专栏】用于测量频率变化形式的调制磁畴分析仪 97
3.5 相位裕量不同时PLL电路的特性 97
3.5.1 用作实验的50倍频电路 98
3.5.2 环路滤波器的设计 99
3.5.3 相位裕量为40。的设计 99
3.5.4 相位裕量为50。的设计 100
3.5.5 相位裕量为60。的设计 100
3.5.6 频率特性的仿真 101
3.5.7 输出波形的频谱 103
3.5.8 锁相速度 104
3.5.9 PLL电路最适用的相位裕量(40。~50。) 105
第4章 4046与各种鉴相器 109
(PLL电路中使用的重要器件的基础知识)
4.1 PLL的重要器件4046 109
4.1.1 PLL的入门器件 109
4.1.2 4046的三种类型 110
4.1.3 74 HC4016片内三种鉴相器 110
4.1.4 4046片内VCO的特性 113
4.2 鉴相器的工作要点 115
4.2.1 模拟鉴相器 115
4.2.2 数字鉴相器 118
4.2.3 相位频率型鉴相器 120
4.2.4 4046中PC2型鉴相器 123
4.2.5 死区 124
4.2.6 电流输出型鉴相器 126
4.2.7 高速鉴相器AD 9901 127
第5章 电压控制振荡器VCO的电路 131
(VCO要求的特性及各种振荡电路方式)
5.1 VCO要求的性能 131
5.1.1VCO的概况 131
3.1.2 频率可变范围 133
5.1.3 颊率控制的线性 133
5.1.4 输出噪声 133
5.1.5 输出波形的失真 134
5.1.6 电源电压变化时的稳定度 134
5.1.7 环境温度变化时的稳定度 134
5.1.8 外界磁场与振动的影响 135
5.2 由弛张振荡器构成的VCO 135
5.2.1 函数发生器的基本工作原理 135
5.2.2 由函数发生器构成的VCO 138
5.2.3 函数发生器IC MAX038的应用 139
5.3 反馈振荡器 142
5.3.1 反馈振荡器的基本工作原理 142
5.3.2 反馈振荡器振荡稳定的方法 142
5.3.3 由RC构成的反馈振荡器 143
5.3.4 状态可变VCO 147
5.4 高频用LC振荡电路及其在VCO中的应用 151
5.4.1 基本的哈脱莱/科耳皮兹振荡电路 151
5.4.2 科耳皮兹的改进型克拉普振荡电路 152
5.4.3 反耦合振荡电路 153
5.4.4 由LC振荡器构成VCO时采用的变容二极管 151
5.4.5 市售的LC振荡式VCO电路 157
5.5 其他的VCO电路 158
5.5.1 由振子构成的反馈振荡器 158
5.5.2 延迟振荡器 162
第6章 可编程分频器的种类与工作原理 163
(构成PLL频率合成器的数字电路)
6.1 可编程分频器的基本器件(减计数器) l63
6.1.1 7IHC191 163
6.1.2 74HC40102/40103 164
6.1.3 TC 9198 165
6.2 前置频率倍减器 168
6.2.1 前置频率倍减器IC 168
6.2.2 脉冲吞没(Pulse Swallow)方式 170
6.2.3 分数(Fractional)-N方式 171
6.3 PLL用LSI 172
6.3.1 PLL专用LSI的构成 172
6.3.2 ADF4110/4111/4112/4113 173
第7章 PLL电路的测试与评价方法 177
(无源/有源环路滤波器的环路增益)
7.1 负反馈电路中环路增益的测试 177
7.1.1 难以测试的环路增益 177
7.1.2 施加负反馈时原环路增益的测试 l78
7.1.3 负反馈环路测试的仿真 180
7.1.4 实际注入的信号 181
7.2 使用频率响应分析仪的测试方法 183
7.2.1 负反馈环路特性的测试 183
7.2.2 FRA与FFT分析仪的不同之处 185
7.2.3 FRA与网络分析仪的不同之处 185
7.3 PLL电路中环路增益的测试 186
7.3.1 使用无源环路滤波器的PLL 186
7.3.2 使用有源环路滤波器的PLL 188
第8章 PLL特性改善技术 191
(信号纯正度与锁相速度的提高技术)
8.1 优质的电源 191
8.1.1 使用CMOS反相器电路进行的实验 191
8.1.2 使用晶体振荡电路进行的实验 193
8.1.3 串联稳压器噪声特性的比较 196
8.2 VCO控制电压特性的改善 200
8.2.1 CD74HC4046内VCO线性的改善 200
8.2.2 CD74HC4046片内VCO的频率变化范围的扩大 204
8.3 VCO与鉴相器之间的干扰 206
8.3.1 74HC4046中VCO与鉴相器同在的情况 206
8.3.2 用1个74HC4046进行的实验 207
8.3.3 使用2个74HC4046迸行的实验(VCO和鉴相器在不同的封装中) 209
8.4 鉴相器的死区 210
8.4.1 用74HC4046进行死区影响的实验 211
8.4.2 PC2与巴厘枚嘎模块VCO的组合使用 213
8.4.3 4046中PC1与巴厘枚嘎模块VCO的组合使用 217
8.4.4 74HCT9046与巴厘枚嘎模块VCO的组合使用 220
8.5 锁相速度的改善 221
8.5.1 用二极管切换环路滤波器常数的方法 222
8.5.2 用模拟开关切换环路滤波器常数的方法 224
8.5.3 用D-A转换器进行预置电压相加的方法 226
第9章 实用的PLL频率合成器的设计与制作 229
(环路滤波器的详细设计与实测特性)
9.1 使用74HC4046的时钟频率合成器 229
9.1.1 替代1Hz~10MHz晶体的频率合成器 229
9.1.2 全部使用CMOS IC构成的频率合成器 230
9.1.3 环路滤波器的设计 233
9.1.4 输出波形 235
9.1.5 频谱 235
9.1.6 锁相速度 238
9.2 使用TLC2933构成的脉冲频率合成器 239
9.2.1 TLC29xx系列的概况 239
9.2.2 时钟频率合成器电路 239
9.2.3 环路滤波器的设计 241
9.2
适读人群 :电子、通信等领域技术人员,大学相关专业的本科生、研究生,广大的电子爱好者
《锁相环电路设计与应用》内容丰富、实用性强,便于读者自学与阅读理解,可供电子、通信等领域技术人员以及大学相关专业的本科生、研究生参考,也可供广大的电子爱好者学习参考。
亲,首先输出Vout=Vin*R2/R1. 这个你可能已经明白了。(I_IPD2=K3*I_IPD1, K3=1)另外,运放的输入端都是高阻抗,所以可以忽略运放输入电流了。对输入运放1来说,输...
射频发射电路 这个系统是锁相环频率合成器 这三块电路分别是锁相式频率合成器 压控振荡 高频功放
大概说:上图,Q1等构成电容三点式振荡电路,故X1支路等效为一个电感,其中变容二极管用于改变等效电感值,从而改变振荡频率;Q2是起着缓冲与放大作用,避免输出端后级对振荡器频率的影响;中图,输入输出标注...
锁相环锁定频率和相位是怎样的一个过程 1,看图中,当△w为0时,鉴相器才会有直流输出,但锁相环没有
反馈控制
本文分析了在双相激磁单相输出的鉴相型感应同步器测角系统中激磁信号的锁相环电路。重点分析了压控移相器的性能。
锁相同步技术是保障并网装置正常运行的一个重要因素,本文综述了当前主要的单相锁相环系统及其控制。结合三相锁相环的控制方法,对几种常见的鉴相器改进方案,如虚拟乘法器鉴相、微分法构造虚拟两相鉴相及FIR构造虚拟两相鉴相法,进行了理论分析、MATLAB建模、仿真分析,并基于DSP实验平台进行了实验验证。
锁相的意义是相位同步的自动控制,能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
一个典型的锁相环(PLL)系统,是由鉴相器(PD),压控荡器(VCO)和低通滤波器(LPF)三个基本电路组成,如图1,
图1
一、鉴相器(PD)
构成鉴相器的电路形式很多,这里仅介绍实验中用到的两种鉴相器。
1.异或门鉴相器 异或门的逻辑真值表示于表1,图2是逻辑符号图。
从表1可知,如果输入端A和B分别送入占空比为50%的信号波形, 则当两者存在相位差Dθ时,输出端F的波形的占空比与Δθ有关,见图3。将F输出波形通过积分器平滑,则积分器输出波形的平均值,它同样与Δθ有关,这样,我们就可以利用异或门来进行相位到电压的转换,构成相位检出电路。于是经积分器积分后的平均值(直流分量)为:U = Vdd * Δ θ/π (1)
不同的Δθ,有不同的直流分量Vd。Δθ与V的关系可用图4来描述。从图中可知,两者呈简单线形关系:Ud = Kd *Δθ (2)
Kd 为鉴相灵敏度
图3
图4
2.边沿触发鉴相器 前已述及,异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形,这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿(或下跳边沿)来对信号进行鉴相,对输入信号的占空比不作要求。
二、压控振荡器(VCO)
压控振荡器是振荡频率ω0受控制电压UF(t)控制的振荡器,即是一种电压——频率变换器。VCO的特性可以用瞬时频率ω0(t)与控制电压UF(t)之间的关系曲线来表示。未加控制电压时(但不能认为就是控制直流电压为0,因控制端电压应是直流电压和控制电压的叠加),VCO的振荡频率,称为自由振荡频率ωom,或中心频率,在VCO线性控制范围内,其瞬时角频率可表示为:
ωo(t)= ωom + K0 UF(t)
式中,K0——VCO控制特性曲线的斜率,常称为VCO的控制灵敏度,或称压控灵敏度。
三、环路滤波器
这里仅讨论无源比例积分滤波器如图5。其传递函数为:
式中:τ1 = R1 C
τ2 = R2 C
图5
四、锁相环的相位模型及传输函数
图6
图6为锁相环的相位模型。要注意一点,锁相环是一个相位反馈系统,在环路中流通的是相位,而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。
由图6可知:
(1)当A点断开环路时,锁相环的开环相位传输函数为
KL(S)=
(2)环路闭合时的相位传输函数为
H(S)
(3)环路闭合时的相位误差传输函数为
He(S)=
当环路滤波器选用无源比例积分滤波器时,经推导可得:
H(S)=
式中,,τ1 = R1 C ,τ2 = R2 C
2x
x= , K = Kd Ko
同样可得:
He(S)=
ωn称为系统的固有频率或自然角频率;
x 称为系统的阻尼系数。
要注意的是上面讨论中的ω指的是输入信号相位的变化角频率,而不是输入信号本身的角频率。如输入信号是调频信号,则ω指的是调制信号的角频率而不是载波的角频率。
五、锁相环的同步与捕捉
锁相环的输出频率(或VCO的频率)ωo能跟踪输入频率ωi的工作状态,称为同步状态,在同步状态下,始终有ωo = ωi。在锁相环保持同步的条件下,输入频率ωi的最大变化范围,称为同步带宽,用DωH 表示。超出此范围,环路则失锁。
失锁时,ωo≠ωi,如果从两个方向设法改变ωi,使ωi向ωo靠拢,进而使Δωo =(ωi-ωo)↓,当Δωo小到某一数值时,环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带Δωp。同步带ΔωH,捕捉带Δωp 和VCO 中心频率ωo的 关系如图7。
图7
3.1、基本工作原理
压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复!达到锁频的目的!能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
3.2、模拟锁相环工作原理模拟锁相环主要由相位参考提取电路、压控振荡器、相位比较器、控制电路等组成。压控振荡器输出的是与需要频率很接近的等幅信号,把它和由相位参考提取电路从信号中提取的参考信号同时送入相位比较器,用比较形成的误差通过控制电路使压控振荡器的频率向减小误差绝对值的方向连续变化,实现锁相,从而达到同步。
3.3、数字锁相环工作原理数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。分频器输出的信号频率与所需频率十分接近,把它和从信号中提取的相位参考信号同时送入相位比较器,比较结果示出本地频率高了时就通过补抹门抹掉一个输入分频器的脉冲,相当于本地振荡频率降低;相反,若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲,相当于本地振荡频率上升,从而达到同步。
锁相环最初用于改善电视接收机的行同步和帧同步,以提高抗干扰能力。20世纪50年代后期随着空间技术的发展,锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展,锁相环应用愈广,例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面,锁相环在频率合成器和相位计等仪器中起了重要作用.
锁相环技术目前的应用集中在以下三个方面:第一 信号的调制和解调;第二 信号的调频和解调;第三信号频率合成电路。