逻辑电路分析方法

在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的，在设计时常要求用最少的逻辑门或导线实现。在asic设计和pld设计中需要处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生的因果关系。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1的这个组合。

组合逻辑电路的分析分以下几个步骤:

(1)有给定的逻辑电路图，写出输出端的逻辑表达式;

(2)列出真值表;

(3)通过真值表概括出逻辑功能，看原电路是不是最理想，若不是，则对其进行改进。

逻辑电路是执行基本逻辑操作的电路，它们在电子数字计算机中被大量运用。这些基本的逻辑操作是"与"、"或"、"非"以及由它们组成的复合动作。逻辑电路按其工作性质可分为组合电路和时序电路两大类。

任何时刻输出信号的逻辑状态仅取决于该时刻输入信号的逻辑状态，而与输入信号和输出信号过去状态无关的逻辑电路。由于组合逻辑电路的输出逻辑状态与电路的历史情况无关，所以它的电路中不包含记忆性电路或器件。门电路是组合逻辑电路的基本单元。当前组合逻辑电路都已制成标准化、系列化的中、大规模集成电路可供选用。

任何时刻的输出状态不仅与该时刻的输入有关，而且还与电路历史状态有关的一种数字逻辑电路。时序逻辑电路具有记忆输入信息的功能，由于它的引入使得数字系统的应用大大增强。常用的有计数器、寄存器和脉冲顺序分配器等。

也可以按照原件对逻辑电路进行分类，例如:电阻-晶体管逻辑电路、二极管-晶体管逻辑电路、发射极功能逻辑电路、发射极耦合逻辑电路、高阈值逻辑电路、集成注入逻辑电路、晶体管-晶体管逻辑电路。

简单的逻辑电路通常是由门电路构成，也可以用三极管来制作，例如，一个NPN三极管的集电极和另一个NPN三极管的发射极连接，这就可以看作是一个简单的与门电路，即:当两个三极管的基极都接高电平的时候，电路导通，而只要有一个不接高电平，电路就不导通。

常见的门电路如下所示:

非门:利用内部结构，使输入的电平变成相反的电平，高电平(1)变低电平(0)，低电平(0)变高电 平(1)。

与门:利用内部结构，使输入两个高电平(1)，输出高电平(1)，不满足有两个高电平(1)则输出低电平(0)。

或门:利用内部结构，使输入至少一个输入高电平(1)，输出高电平(1)，不满足有两个低电(0)输出高电平(1)

与非门:利用内部结构，使输入至多一个输入高电平(1)，输出高电平(1)，不满足有两个高电平(1)输出高电平(1)。

或非门:利用内部结构，使输入两个输入低电平(0)，输出高电平(1)，不满足有至少一个高电平(1)输出高电平(1)。

异或门:当输入端同时处于低电平(0)或高电平(1)时，输出端输出低电平(0)，当输入端一个为高电平(1)，另一个为低电平时(0)，输出端输出高电平(1)。

同或门:当输入端同时输入低电平(0)或高电平(1)时，输出端输出高电平(1)，当输入端一个为高电平(1)，另一个为低电平时(0)，输出端输出低电平(0)。

逻辑电路是指完成逻辑运算的电路。这种电路，一般有若干个输入端和一个 或几个输出端，当输入信号之间满足某一特定逻辑关系时，电路就开通，有输 出;否则，电路就关闭，无输出。所以，这种电路又叫逻辑门电路，简称门电路。

主要包括内容有数字电子技术(几种逻辑电路)、门电路基础(半导体特性，分立元件、TTL集成电路CMOS集成门电路)、组合逻辑电路(加法器、编码器、译码器等集成逻辑功能)时序逻辑电路(计数器、寄存器)以及数模和模数转换。

时序逻辑电路是数字逻辑电路的重要组成部分,时序逻辑电路又称时序电路,主要由存储电路和组合逻辑电路两部分组成。它和我们熟悉的其他电路不同,其在任何一个时刻的输出状态由当时的输入信号和电路原来的状态共同决定,而它的状态主要是由存储电路来记忆和表示的。同时时序逻辑电路在结构以及功能上的特殊性,相较其他种类的数字逻辑电路而言,往往具有难度大、电路复杂并且应用范围广的特点。

在数字电路通常分为组合逻辑电路和时序逻辑电路两大类，组合逻辑电路的有关内容在前面的章节里已经作了介绍，组合逻辑电路的特点是输入的变化直接反映了输出的变化，其输出的状态仅取决于输入的当前的状态，与输入、输出的原始状态无关，而时序电路是一种输出不仅与当前的输入有关，而且与其输出状态的原始状态有关，其相当于在组合逻辑的输入端加上了一个反馈输入，在其电路中有一个存储电路，其可以将输出的状态保持住，我们可以用下图的框图来描述时序电路的构成。

从上面的图上可以看出，其输出是输入及输出前一个时刻的状态的函数，这时就无法用组合逻辑电路的函数表达式的方法来表示其输出函数表达式了，在这里引入了现态(Present state)和次态(Next State)的概念,当现态表示现在的状态(通常用Qn来表示)，而次态表示输入发生变化后其输出的状态 (通常用Qn 1表示)，那么输入变化后的输出状态表示为

Qn 1=f(X,Qn)

其中:X为输入变量。

下面通过两个波形图来帮助建立时序电路中存储器的概念:

从上图a图中可以看出，其图中有四段输入RS都为0的情况，但其输出Q的状态不同，这取决于输出的原始状态;而b图中的输入与图a相同，但多了一个CP，这时输出Q不仅取决于输入RS、输出Q的原始状态，而且取决CP的状态，仅当CP为高电平时，输入的状态才能影响输出的状态。通常将上面的两种类型分为两种形式的存储器电路:锁存器(Latch)和触发器(Flip-flop)，其两者的区别在于其输出状态的变化是否取决于CP(时钟脉冲Clock Pulse)。将图a所有的电路称为锁存器，而b图所示的电路称为触发器电路。

时序逻辑电路的特点:任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关，所以时序电路具有记忆功能。