集电极开路输出

对于漏极开路(OD)输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。

另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断;而要输出低电平时，则刚好相反。比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。但是如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的OC或OD输出则不会有这样的情况，因为上拉电阻提供的电流比较小。如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开(或者在输出口上使用一个传输门)，这样可作为输入状态，AVR单片机的一些IO口就是这种结构。

我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路(左边的三极管为反相之用，使输入为"0"时，输出为"1")。对于图1，当左端的输入为"0"时，前面的三极管截止(即集电极C跟发射极E之间相当于断开)，所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通(即相当于一个开关闭合);当左端的输入为"1"时，前面的三极管导通，而后面的三极管截止(相当于开关断开)。我们将图1简化成图2的样子。图2中的开关受软件控制，"1"时断开，"0"时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载(即使很轻的负载)到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。

再看图三。图三中那个1K的电阻即是上拉电阻。如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭合时电阻为0(方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降)，所以在开关上的电压为0，即输出电平为0。如果开关断开，则由于开关电阻为无穷大(同上，不考虑实际中的漏电流)，所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。但是这个输出的内阻是比较大的(即1KΩ)，如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。所以，如果要达到一定的电压的话，R就不能太小。如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。

如果我们将一个读数据用的输入端接在输出端，这样就是一个IO口了(51的IO口就是这样的结构，其中P0口内部不带上拉，而其它三个口带内部上拉)，当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。

一、74/54系列

(74/54)00 四2输入与非门

(74/54)01 四2输入与非门(集电极开路输出)

(74/54)02 四2输入或非门

(74/54)03 四2输入与非门(集电极开路输出)

(74/54)04 六反相器

(74/54)05 六反相器(集电极开路输出)

(74/54)06 六高压输出反相缓冲器/驱动器(集电极开路输出)

(74/54)07 六高压输出缓冲器/驱动器(集电极开路输出)

(74/54)08 四2输入与门

(74/54)09 四2输入与门(集电极开路输出)

(74/54)10 三3输入与非门

(74/54)11 三3输入与门

(74/54)12 三3输入与非门(集电极开路输出)

(74/54)13 双4输入与非门(带施密特触发器)

(74/54)14 带施密特触发器输入的六反相器

(74/54)15 三3输入与门(集电极开路输出)

(74/54)16 六高压输出反向缓冲器/驱动器(集电极开路输出)

(74/54)17 六高压输出缓冲器/驱动器(集电极开路输出)

(74/54)18 双四输入与非门(施密特触发)

(74/54)19 六反相器(施密特触发)

(74/54)20 双4输入与非门

(74/54)21 双4输入与门

(74/54)22 双4输入与非门(集电极开路输出)

(74/54)24 四2输入与非门

(74/54)25 双4输入或非门(带选通端)

(74/54)26 四2输入高压输出与非缓冲器(集电极开路输出)

(74/54)27 三3输入或非门

(74/54)28 四2输入或非缓冲器

(74/54)30 八输入与非门

(74/54)31 延时单元

(74/54)32 四2输入或门

(74/54)33 四2输入或非缓冲器(集电极开路输出)

(74/54)34 六跟随器

(74/54)35 六跟随器(集电极开路输出)

(74/54)36 四2输入或非门

(74/54)37 四2输入与非缓冲器

(74/54)38 四2输入与非缓冲器(集电极开路输出)

(74/54)39 四2输入与非缓冲器(集电极开路输出)

(74/54)40 双4输入与非缓冲器

(74/54)42 4线-10线译码器(BCD输入)

(74/54)43 4线-10线译码器(余3码输入)

(74/54)44 4线-10线译码器(余3格雷码输入)

(74/54)45 BCD-十进制译码器/驱动器(集电极开路输出)

(74/54)46 4线-7段译码器/驱动器(BCD输入，集电极开路输出)

(74/54)47 4线-7段译码器/驱动器(BCD输入，集电极开路输出)

(74/54)48 4线-7段译码器/驱动器(BCD输入，内部上拉输出)

(74/54)49 4线-7段译码器/驱动器(BCD输入，集电极开路输出)

(74/54)50 双二路2-2输入与或非门(一门可扩展)

(74/54)51 与或非门-

(74/54)52 四路2-3-2-2输入与或门

(74/54)53 四路2-2-2(3)-2输入与或非门(可扩展)

(74/54)54 四路2-2(3)-2(3)-2输入与或非门

(74/54)55 二路4-4输入与或非门

(74/54)56 分频器

(74/54)57 分频器

(74/54)68 双四位十进制分频器

(74/54)69 双四位二进制分频器-

(74/54)70 与门输入上升沿J-K触发器(带预置端和清除端)

(74/54)72 与门输入主从J-K触发器(带预置端和清除端)

(74/54)73 双J-K触发器(带清除端)

(74/54)74 上升沿触发双D触发器(带预置端和清除端)

(74/54)75 4位双稳锁存器

(74/54)76 双J-K触发器(带预置端和清除端)

(74/54)77 4位双稳态锁存器

(74/54)78 双J-K触发器(带预置端，公共清除端和公共时钟端)

(74/54)82 2位二进制全加器

(74/54)83 4位二进制全加器(快速进位)

(74/54)85 4位数字比较器

(74/54)86 2输入四异或门

(74/54)87 4位正/反，0/l电路

(74/54)90 十进制计数器

(74/54)91 8位移位寄存器

(74/54)92 12分频计数器(2分频和6分频)

(74/54)93 4位二进制计数器

(74/54)97 同步6位二进制(比例系数)乘法器

(74/54)98 4位数据选择器/存储寄存器

(74/54)99 4位双向通用移位寄存器

(74/54)100 8位双稳态锁存器

(74/54)101 与或门输入下降沿J-K触发器

(74/54)102 与门输入下降沿J-K触发器(带预置和清除端)

(74/54)103 双下降沿J-K触发器(带清除端)

二、4000系列

三、4500系列

四、40000系列

附录 74/54系列集成电路的分类及区别