电容元件简介

"电容元件"是"电路分析"学科中电路模型中除了电阻元件R，电感元件L以外的一个电路基本元件。在线性电路中，电容元件以电容量C表示。元件的"伏安关系"是线性电路分析中除了基尔霍夫定律以外的必要的约束条件。电容元件的伏安关系是 i=C(dv/dt),也就是说，电容元件中的电流，除了电容量C以外，与电阻元件R不同，它不是取决于电压v本身，而是取决于电压对时间的变化率(dv/dt).电压变化愈快，电容中的电流愈大，反之则愈小。据此，在"稳态"情况下，当电压为直流时，电容中电流为零;当电压为正弦波时，电容中电流也是正弦波，但在相位上要超前电压(π/2);当电压为周期性等腰三角形波时，电流为矩形波，如此等等。总的来说，电容中的电流波形比电压变化得更快，含有更多的高频成分。

集总参数电路中与电场有关的物理过程集中在电容元件中进行，电容元件是构成各种电容器的电路模型所必需的一种理想电路元件 。

电容元件是一种表征电路元件储存电荷特性的理想元件，其原始模型为由两块金属极板中间用绝缘介质隔开的平板电容器。当在两极板上加上电压后，极板上分别积聚着等量的正负电荷，在两个极板之间产生电场。积聚的电荷愈多，所形成的电场就愈强，电容元件所储存的电场能也就愈大。

其特性曲线是通过坐标原点一条直线的电容元件称为线性电容元件，否则称为非线性电容元件。

线性时不变电容元件的符号与特性曲线如图(c)和(d)所示，它的特性曲线是一条通过原点不随时间变化的直线，其数学表达式为q=Cu。

式中的系数C为常量，与直线的斜率成正比，称为电容，单位是法[拉]，用F表示。

电容元件具有两个基本的性质:

(1)电容电压的记忆性

从式可见，任意时刻T电容电压的数值uC(T)，要由从-∞到时刻T之间的全部电流iC(t)来确定。也就是说，此时刻以前流过电容的任何电流对时刻T 的电压都有一定的贡献。这与电阻元件的电压或电流仅仅取决于此时刻的电流或电压完全不同，我们说电容是一种记忆元件。

(2)电容电压的连续性

从例7-2的计算结果可以看出，电容电流的波形是不连续的矩形波，而电容电压的波形是连续的。从这个平滑的电容电压波形可以看出电容电压是连续的一般性质。即电容电流在闭区间[t1,t2]有界时，电容电压在开区间(t1,t2)内是连续的。这可以从电容电压、电流的积分关系式中得到证明。

第1章 电阻元件

1?1电阻元件的基本特性

1?1?1电阻元件的u-i特性

1?1?2电阻元件的串联和并联

1?2高速电路中的电阻

1?2?1电阻器的阻抗频率特性

1?2?2互连线的电阻

1?2?3单位长度电阻

1?2?4方块电阻

1?2?5非理想互连与电源/地平面突变的影响

1?2?6趋肤效应的影响

第2章电容元件

2?1电容元件的基本特性

2?1?1电容元件的电容量

2?1?2电容元件的电压-电流关系

2?1?3电容元件的串联和并联

2?2电容器的频率特性

2?2?1电容器的阻抗频率特性

2?2?2电容器的衰减频率特性

2?3电容器的ESR和ESL特性

2?4片状电容器的使用

2?4?1片状电容器的选择

2?4?2片状电容器的PCB设计注意事项

2?5低ESL的电容器

2?5?1低ESL电容器结构

2?5?2低ESL电容器的阻抗频率特性

2?6片状三端子电容器

2?6?1片状三端子电容器的频率特性

2?6?2使用三端子电容器减小ESL

2?6?3三端子电容器的PCB布局与等效电路

2?6?4三端子电容器的应用

2?7X2Y?电容器

2?7?1采用X2Y?电容器替换穿心式电容器

2?7?2X2Y?电容器的封装形式和尺寸

2?7?3X2Y?电容器的应用与PCB布局

2?8可藏于PCB基板内的电容器

2?9PCB的电容

2?9?1PCB的平行板电容

2?9?2PCB的导线电容

2?9?3PCB的导线互容

2?9?4PCB的过孔电容

2?10埋入式电容

2?10?1埋入式电容技术简介

2?10?2埋入式电容技术的应用

2?11IC封装的电容

第3章电感元件

3?1电感元件的基本特性

3?1?1电感元件的电感量

3?1?2电感元件的电压-电流关系

3?1?3电感元件的串联和并联

3?2电感器的频率特性

3?2?1电感器的阻抗频率特性

3?2?2电感器的Q值频率特性

3?2?3电感器的电感值频率特性

3?3电感器的电感值DC电流特性

3?4电感器的选择

3?5互感

3?5?1互感现象

3?5?2耦合系数

3?5?3耦合电感上的电压-电流关系

3?5?4两相邻通路与导线间的"互感耦合"

3?6局部电感

3?6?1局部自感

3?6?2局部互感

3?7回路电感

3?7?1导线回路的电感

3?7?2回路面积对电感的影响

3?7?3环形线圈的回路电感

3?7?4两根相邻的导线的回路电感

3?8PCB的电感

3?8?1PCB导线的电感

3?8?2PCB的过孔电感

3?8?3PCB导线的互感

3?9IC封装的电感

3?10电感引起的"地弹"与控制

3?10?1"地弹"

3?10?2"地弹"的控制

3?11LC电路的阻抗特性

3?11?1LC串联电路的阻抗特性

3?11?2LC并联电路的阻抗特性

第4章铁氧体元件

4?1铁氧体元件的基本特性

4?1?1铁氧体的基本特性

4?1?2铁氧体磁珠的基本特性

4?2片式铁氧体磁珠

4?2?1信号线用片式铁氧体磁珠

4?2?2电源线用片式铁氧体磁珠

4?2?3吉赫兹高频型片式铁氧体磁珠

4?2?4片式铁氧体磁珠阵列(磁珠排)

4?2?5其他类型的片式铁氧体磁珠

4?2?6片状铁氧体磁珠的选择

4?2?7片状铁氧体磁珠在电路中的应用

4?2?8铁氧体磁珠的安装位置

4?3EMC(电磁兼容)用铁氧体

4?3?1EMC(电磁兼容)用铁氧体类型

4?3?2EMC(电磁兼容)用铁氧体阻抗频率特性

第5章高速数字电路的PDN(电源分配网络)设计

5?1PDN与 SI、PI和EMI

5?1?1PDN是 SI、PI和EMI的公共基础互连

5?1?2优良的PDN设计是SI、PI和EMI的基本保证

5?2PDN的拓扑结构

5?3VRM(电压调节模块)

5?3?1高速数字系统的供电要求

5?3?2DC-DC电路

5?3?3点负载(PoL) DC-DC转换器

5?3?4线性稳压电路

5?3?5线性稳压和DC-DC的混合IC电路

5?4去耦电容器

5?5PCB电源/地平面

5?5?1PCB电源/地平面的功能

5?5?2PCB电源/地平面设计一般原则

5?5?34层板的PCB电源/地平面设计

5?5?46层板的PCB电源/地平面设计

5?5?58层板的PCB电源/地平面设计

5?5?610层板的PCB电源/地平面设计

5?5?7PCB电源/地平面的主要缺点和负作用

5?6封装电源/地平面和芯片电源分配网络

5?7目标阻抗

5?7?1目标阻抗的定义

5?7?2基于目标阻抗的PDN设计

5?7?3利用目标阻抗计算去耦电容器的电容量

5?8基于功率传输的PDN设计方法

5?8?1稳压电源电路的反应时间

5?8?2去耦电容的去耦时间

5?8?3电源系统的输出阻抗

5?8?4利用电源驱动的负载计算电容量

5?8?5平面PDN的一维分布模型

第6章高速数字电路的去耦电路设计

6?1高速数字电路的去耦电路结构与特性

6?1?1高速数字电路的去耦电路基本结构

6?1?2数字IC电源噪声的产生

6?1?3测量去耦电路性能的测量点

6?1?4去耦电路的插入损耗测量

6?2插入损耗特性

6?2?1电容器的插入损耗特性

6?2?2电感器和铁氧体磁珠的插入损耗特性

6?3影响电容器噪声抑制效果的因素

6?3?1电容器的频率特性的影响

6?3?2噪声路径与电容器安装位置

6?3?3外围电路阻抗的影响

6?3?4电容器的并联和反谐振

6?4LC滤波器(去耦电路)

6?4?1使用一个电感器的去耦电路

6?4?2电感器的插入损耗

6?4?3铁氧体磁珠的插入损耗

6?4?4LC滤波器的插入损耗特性

6?4?5使用电感器时的注意事项

6?5使用去耦电容抑制电源电压波动

6?5?1数字IC的电流和电压波动

6?5?2电源阻抗和电压波动之间的关系

6?5?3电压波动计算模型

6?5?4抑制电流波动的尖峰

6?5?5抑制脉冲宽度较宽的电流波动

6?6使用去耦电容降低IC的电源阻抗

6?6?1电源阻抗的计算模型

6?6?2IC电源阻抗的计算

6?6?3电容器靠近IC放置的允许距离

6?7PDN中的去耦电容

6?7?1去耦电容器的电流供应模式

6?7?2IC电源的目标阻抗

6?7?3去耦电容器组合的阻抗特性

6?7?4PCB上的目标阻抗

6?8去耦电容器的容量计算

6?8?1计算去耦电容器容量的模型

6?8?2确定目标阻抗

6?8?3确定大容量电容器的容量

6?8?4确定板电容器的容量

6?8?5确定板电容器的安装位置

6?8?6减少ESLcap

6?8?7毫欧姆级超低目标阻抗设计

第7章FPGA的PDN设计

7?1FPGA的PDN模型

7?1?1FPGA的PDN通用模型

7?1?2简化的FPGA的PDN模型

7?2对去耦电容器的要求

7?2?1电容器的寄生电感

7?2?2电容器的有效频率

7?2?3去耦电容器的位置

7?2?4反谐振

7?3PCB电流通路电感

7?3?1电容器贴装电感

7?3?2PCB电源和接地平面电感

7?3?3FPGA 贴装电感

7?4PCB 叠层和层序

7?5设计示例:VirtexTM-5 FPGA的PDN设计

7?5?1Virtex-5 FPGA的VRM

7?5?2必需的 PCB 去耦电容器

7?5?3替代电容器

7?5?4PCB 设计检查项目

7?5?5VirtexTM-5的PCB布局

7?6FPGA PDN设计和验证

7?6?1确定FPGA的参数

7?6?2去耦网络设计

7?6?3模拟

7?6?4性能测量

7?6?5优化去耦网络设计

7?6?6存在的问题分析和改进

7?7仿真工具

7?7?1常用的一些PDN设计和仿真EDA工具

7?7?2Altera的PDN设计工具

第8章高速数字电路的信号完整性

8?1模拟信号与数字信号

8?1?1模拟信号

8?1?2数字信号

8?1?3模拟量的数字表示

8?2信号的时域与频域的描述

8?2?1信号在时域中的相关概念

8?2?2信号在频域中的相关概念

8?3脉冲(数字)信号的几个参数

8?3?1非理想的脉冲(数字)信号波形

8?3?2周期性和非周期性脉冲(数字)信号

8?4上升时间与带宽(频宽)

8?4?1正弦波与方波

8?4?2上升时间

8?4?3带宽(频宽)

8?4?4边沿率(压摆率)

8?5电路的电性等效模型

8?5?1全波模型

8?5?2离散模型

8?5?3集总模型

8?5?4直流模型

8?5?5"集总模型"与"离散模型"的分界点

8?5?6传播速度与材料的介电常数之间的关系

8?6传输线

8?6?1传输线的定义

8?6?2PCB传输线

8?6?3微带线

8?6?4埋入式微带线

8?6?5单带状线

8?6?6双带状线或非对称带状线

8?6?7差分微带线和带状线

8?6?8介质材料对传播速度的影响

8?7反射

8?7?1反射的产生

8?7?2串联突变引起的反射

8?7?3并联桩线及分支引起的反射

8?7?4容性反射

8?7?5感性反射

8?7?6传输线的反射

8?7?7反弹图

8?7?8利用终端匹配的方法改善反射现象

8?8串扰

8?8?1拐点频率和互阻抗模型

8?8?2电容耦合产生的串扰(容性串扰)

8?8?3电感耦合产生的串扰(感性串扰)

8?8?4反向串扰和前向串扰的基本特性

8?8?5串扰的测量

8?8?6减小PCB上串扰的一些措施

8?9同时开关噪声(SSN)

8?9?1SSN的成因

8?9?2片上开关

8?9?3片外开关

8?9?4降低SSN的一些措施

8?10抖动

8?10?1抖动和噪声对信号的影响

8?10?2产生抖动和噪声的根源

8?10?3抖动和噪声的分类

8?10?4数据相关性抖动(DDJ)

8?10?5占空比失真(DCD)

8?10?6码间干扰(ISI)

8?10?7周期性噪声和抖动

8?10?8附加的抖动源

8?11时钟抖动

8?11?1时钟抖动的基本特性

8?11?2时钟的相位抖动

8?11?3时钟的周期抖动

8?11?4时钟的周期间抖动

8?11?5时钟抖动对同步系统的影响

8?11?6时钟抖动对异步系统的影响

8?11?7时钟电路的PCB设计

8?12眼图

8?12?1眼图的构成

8?12?2眼图的参数

8?12?3眼图的时序抖动和幅度PDF

8?12?4眼图的时序抖动和幅度噪声的相关性

8?12?5眼图的应用

第9章高速数字电路的EMI抑制

9?1EMI抑制基础

9?1?1抑制EMI噪声(降噪)的基本原理

9?1?2EMI滤波器

9?1?3 dB(分贝)

9?2高速数字电路的差模辐射与控制

9?2?1差模辐射模型

9?2?2环路面积控制

9?2?3减少环路电流

9?3高速数字电路的共模辐射与控制

9?3?1共模辐射模型

9?3?2共模辐射的控制

9?4数字电路板的辐射噪声与控制

9?4?1数字信号与谐波分量

9?4?2IC电源线的噪声与控制

9?4?3来自PCB布局的辐射噪声与控制

9?4?4来自电缆的辐射噪声与控制

9?4?5屏蔽

9?5数字系统的辐射噪声与控制

9?5?1系统中需要进行降噪处理的点

9?5?2LCD面板的降噪措施

9?5?3机箱的降噪措施

9?5?4DC电源线的降噪措施

9?5?5总线上的降噪措施

9?5?6GND的降噪措施

9?5?7USB线上的降噪措施

9?5?8外部插卡的降噪措施

9?5?9DC电源输入端的降噪措施

9?5?10接口电缆端口的降噪措施

9?5?11LVDS电缆连接部分的降噪措施

9?5?12时钟线的降噪措施

9?6AC电源线的降噪处理

9?6?1AC电源线上存在差模噪声与共模噪声

9?6?2AC电源线降噪处理用的共模扼流线圈

9?6?3AC电源线降噪处理用的混合扼流线圈

9?6?4开关电源的AC电源线降噪处理措施

第10章高速信令标准

10?1高速信令标准简介

10?1?1噪声容限

10?1?2建立时间和保持时间

10?1?3最高时钟频率

10?2GTL系列

10?2?1BTL

10?2?2GTL

10?2?3GTLP

10?2?4Intel GTL+和AGTL+

10?2?5GTLP背板设计示例

10?3LVDS

10?3?1LVDS标准

10?3?2LVDS信号传输

10?3?3LVDS的配置

10?3?4增强型电流驱动的总线LVDS

10?3?5LVDS PCB布线的一般原则

10?3?6LVDS的PCB走线

10?3?7LVDS的PCB过孔

10?4HSTL

10?4?1HSTL的供电电压和逻辑电平

10?4?2HSTL的输出缓冲器类型

10?5SSTL

10?5?1SSTL标准

10?5?2SSTL_3

10?5?3SSTL_2

10?5?4SSTL_18

10?6ECL

10?6?1ECL简介

10?6?2ECL的输入/输出结构

10?6?3ECL的端接电路

10?6?4ECL电源和地平面的隔离

10?7CML

10?7?1CML简介

10?7?2CML驱动器和接收器的连接方式

10?8不同高速信令标准之间的直流耦合

10?8?1LVPECL直流耦合电路

10?8?2LVDS直流耦合电路

10?8?3CML直流耦合电路

10?8?4HSTL直流耦合电路

10?8?5PECL直流耦合电路

10?9不同高速信令标准之间的交流耦合

10?9?1LVPECL交流耦合电路

10?9?2LVDS交流耦合电路

10?9?3CML交流耦合电路

10?9?4HSTL交流耦合电路

10?9?5NECL交流耦合电路

参考文献