AD9851原理分析

AD9851采用直接数字合成（DDS）技术，以数字控制振荡器（DCO）的形式产生频率/相位可变的正弦波，经过内部10位的高速数/ 模转换输出模拟信号。片内高速比较器可以将模拟正弦波信号转变为稳定的TTL/CMOS兼容的方波输出。

AD9851高速DDS内核可接收32位的频率控制字输入，在180MHz的系统时钟下可输出的频率分辨率为180MHz/（2的32次方）。AD9851内部提供一个6倍频的REFCLK倍频器，可以通过外接一个较低频率的基准时钟产生180MHz的内部基准时钟，具有较好的无杂散动态范围和相位噪声特性。芯片内部提供了5位可编程相位调制精度，可使得输出波形的相位偏移小于11.25度；AD9851内部华提供了一个高速比较器，内部D/A转换器输出的正弦波可以通过它转换为方波输出。

AD9851频率控制字、相位调节字以及可以采用并行或串行方式异步加载到芯片内部。并行加载模式有连续5个8位字节构成，其中第一个8位字节包括5位相位调节字、1位6*REFCLK倍频器控制、1位电源休眠使能和一位加载模式；其余4个字节表示32位的频率控制字。串行加载模式由40位的数据流构成。

DDS电路可以看成是一个由系统时钟和N位频率控制字决定的数字分频器，相位累加器相当于模值可变的计数器。由频率控制字决定该计数器的模值，在下一个时钟脉冲开始相位累加器以新的相位增量进行累加。设置的相位增量越大，累加器循环一周就越快，从而输出的频率就越高。

D0~D7: 8位数据输入口，可给内部寄存器装入40位控制数据。

PGND：6倍参考时钟倍频器的地。

PVCC：6倍参考时钟倍频器电源。

W—CLK：字装入信号，上升沿有效。

FQ—UD：频率更新控制信号，时钟上升沿确认输入数据有效。

REFCLOCK：外部参考时钟输入。

AGND：模拟地。

AVDD：模拟电源（ 5V）。

DGND：数字地。

DVDD：数字电源（ 5V）。

Rset：通过串联一个电阻到地，设置DAC输出满额时的电流。

VOUTN：内部比较器负向输出端。

VOUTP：内部比较器正向输出端。

VINN：内部比较器负向输入端。

VINP：内部比较器正向输入端。

DACBP：DAC旁路连接端。

IOUTB：”互补“DAC输出。

IOUT：内部DAC输出端。

RESET：复位端。

AD9851接口功能控制简单，可以用8位并行口或串行口直接输入频率、相位等控制数据。32位频率控制字，在180MHz时钟下，输出频率分辨率达0.0372Hz。先进的CMOS工艺使AD9851不仅性能指标一流，而且功耗低，在3.3V供电时，功耗仅为155mW。