低功耗能量回收时钟发生器和触发器的设计

时钟同步技术是广域测量系统(wams)的关键技术之一,基于wams的广域电力系统稳定器(pss)控制系统一般由相量测量单元(pmu)和服务器以及控制机组成,时间同步和时延控制是广域pss控制应用取得成功的决定性因素。探讨了广域pss控制系统中时间同步的需求,针对pmuserver及控制端的时钟同步应用,提出了一种结合gps授时和cpu时间戳计数器(tsc)守时的时钟发生器gps_tscclock。该时钟发生器实现简单、可靠,精度高,实验证明该方法能有效提供满足广域pss控制工程应用的实时时钟。

根据现下电力系统运行的稳定控制效果以及内部时钟发生器的校准程度进行必要的简单、可靠性的控制,实现整个广域测量系统内部的稳定相量测量单元以及服务器高端配备需求,使得整个系统的稳定器根据一定同步的时间要素以及较为先进的电网低频振荡抑制手段,确保不同厂站数据的同时间控制效果,满足总体电力控制效益的不断改进。

本文设计了时钟边沿可控双边沿触发器,在传统的双边沿触发器内部增加时钟控制电路,实现对单个时钟边沿的控制。同时,提出了基于隔态封锁技术的时序电路设计方法,可封锁时钟信号中所有冗余边沿的触发行为。hspice模拟与能耗分析证明,本文设计的电路不仅能够封锁所有的冗余时钟边沿的触发,而且可以简化组合电路部分的设计,从而实现更低的系统功耗。

1 第九节门电路和触发器 电子电路通常分模拟电子电路和数字电子电路两大类。前面介绍的放大电路属于第 一类，电路中的工作信号是连续变化的电信号(模拟信号)。数字电路的基本工作信号是 二进制的数字信号，它在时间上和数值上是离散的，即不是连续渐变的，而且只有0和 1两个基本数字，反映在电路上就是低电平和高电平两种状态。因此在稳态时，电路中 的半导体器件都是工作在开、关状态。数字电路是由几种最基本的单元电路组成的。在 这些基本单元中，对元件的精度要求不高，只要在工作时能够可靠地区分0和1两种状 态就可以了。数字电路中研究的主要问题是输入信号的状态(0或1)和输出信号的状态 (0或1)之间的关系，即所谓逻辑关系，采用的数学工具是逻辑代数。 一、逻辑代数基础 在逻辑代数中变量具有二值性，即只有两个可能的取值“0”和“1”。 （一）基本的逻辑运算 逻辑代数的基本

5-2电平触发的触发器

液体循环式能量回收换热器 (2)

利用sqlserver2000数据库自身的触发器功能,设计了一种数据实时传输的方式,简化了网络通信模块的程序设计,提高了系统的可扩展性和可维护性。

液体循环式能量回收换热器

数字电路触发器详解

本设计是基于软件进行信号发生器的设计。此信号发生器完成正弦波、三角波、锯齿波以及脉冲信号的产生。ewb被称为电子工作平台,为电子电路的设计提供了一个良好的工作平台。使用ewb进行电路设计,可根据需要改变电路结构和调整元件参数,从而达到电路设计的要求,并且为设计电子电路节省时间、财力。

利用现场可编程逻辑门阵列(fpga)实现直接数字频率合成(dds)原理以及以dds为核心的信号发生器的设计,并给出了以单片机80c51为内核的fpga的设计方案及信号发生器产生的仿真波形。

本系统基于ddfs技术,利用单片机和可编程逻辑器件相结合的方法设计了一种通用型波形发生器。实现了能产生正弦波、方波、三角波三种波形,同时能够方便改变输出波形频率和幅度等功能。

用传统时序逻辑电路设计方法,可实现利用d触发器对2n进制循环码产生电路的设计。但设计过程较繁琐,容易出错。针对上述问题提出了一种利用d触发器设计2n进制循环码产生电路的简单方法。

采用当前成熟的两种抗单粒子翻转锁存器构成了主从d触发器,在d触发器加固设计中引入了时钟加固技术,对输出也采用了加固设计。仿真对比显示本设计的加固效果优于国内同类设计。

基于斯密特触发器精确波形变换特性实现对两路输入信号的波形转换与校正,利用stc5410单片机计算输出,设计一款简易数字相位计,完成对两路信号相位差的测量,具有测量精度高,成本低,外围电路简单等优点.

容侵技术提供了系统在遭受攻击的情况下连续提供服务的能力。容侵系统的根本触发点在于根据监控到的服务器运行状态,提供不同策略的安全保护。借鉴网络安全问题与生物免疫系统的惊人相似性(两者都要在不断变化的环境中维持系统的稳定性),基于人工免疫思想,结合数据挖掘技术knn,设计了一个基于免疫分类算法的容侵系统触发器,详细描述了其设计思想、主要算法、工作原理和模块结构,并对其进行了仿真实验。相比现有ids主要通过监控已知的攻击方式和手段实现监控不同,此系统监控服务器自身性能,而与攻击方式无关。仿真结果表明,该触发器可以对其所在的服务器状态进行实时地、动态地监控,容侵系统可以根据该触发器所反应出的当前服务器状态,提供不同级别的服务和执行不同策略的安全保护,具有一定的实用价值。

介绍了atmel公司的t5557智能ic卡的特点,提出了一种以cypress公司cy21534控制器为核心的低功耗智能ic卡读卡器实现方案,详细介绍了该方案的硬件电路和软件流程,重点分析了设计中的关键问题。

产品组合包括现用si5214x时钟发生器和si5315x时钟缓冲器，此两款产品针对功耗和成本敏感型pcie应用；同时还包括针对fpga和soc设计应用的si5335网络定制时钟发生器／缓冲器，这些设计要求支持多种差分时钟格式，同时还需符合pcie标准。

通过对传统触发器结构和旁道攻击密码系统原理的研究,提出一种具有抗差分能量攻击性能的jk触发器设计方案。首先,根据双轨预充逻辑电路交替处于预充阶段与求值阶段的特点,结合触发器的特征方程,推导出具有抗差分能量攻击性能的jk触发器的状态方程;然后,根据场效应管宽长比对数据传输速率的影响,采用灵敏放大型逻辑,得到相应的触发器电路结构。hspice模拟验证表明,所设计电路具有正确的逻辑功能。与传统jk触发器比较,该结构具有显著的抗差分能量攻击性能。

提出了一种用相变器件作为可擦写存储单元的具有掉电数据保持功能的触发器电路.该触发器由四部分组成:具有恢复掉电时数据的双置位端触发器dff、上电掉电监测置位电路(poweron/offreset)、相变存储单元的读写电路(readwrite)和reset/set信号产生电路,使之在掉电时能够保存数据,并在上电时完成数据恢复.基于0.13μmsmic标准cmos工艺,采用candence软件对触发器进行仿真,掉电速度达到0.15μs/v的情况下,上电时可以在30ns内恢复掉电时的数据状态.

提出一种基于单电子晶体管的新型电路结构——r-set结构,并从r-set结构的反相器着手对该结构电路的工作原理和性能进行了分析.构造出基于r-set结构的或非门、一位数值比较器、sr锁存器和d触发器.通过对各电路进行spice仿真,验证了各电路的正确性.最后对r-set和互补型set2种结构的d触发器进行性能比较,得出r-set结构的d触发器具有结构简单,功耗低,延时小的特点.

传统施密特型压控振荡器存在输入电压下限值较高、最高振荡频率较低等缺点。针对这两个问题,文中介绍了一种具有新型充放电电路结构的施密特型压控振荡器,并在0.18μm工艺下对电路进行了仿真。结果表明,相对于传统施密特型压控振荡器,新型振荡器输入电压下限值有所下降,且最高振荡频率也有明显提升。