随着嵌入式技术的不断发展,对嵌入式CPU的要求越来越高,而总线接口单元是嵌入式CPU不可或缺的重要组成部分,它为嵌入式CPU和外设及存储器之间提供了接口控制,是决定系统性能的重要因素。深入了解总线接口单元的基本结构和设计方法对嵌入式的开发大有好处。
提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级JTLB可采用多周期查询方式,易于高速综合实现.选取Mibench测试基准集中的部分典型应用,通过嵌入式片上系统(SoC)设计样例,验证了该MMU结构的应用适应性.SoC设计实验结果表明,多级TLB结构MMU的系统性能与单级全相联结构最大仅相差3.8%.将设计的MMU集成在自主开发的高端32-bit嵌入式芯核CK520中,在0.18μm 6层金属工艺最差工作条件下,处理器的时钟频率达到230MHz以上,面积仅增加了7.6%.